KWALIFIKACJA ELM6 - STYCZEŃ 2023 (test 2)

PYTANIE NR 39.
Z wykonywanego przez sterownik PLC programu wynika, że pojawienie się stanu wysokiego na wejściu I0.1 (S3) sterownika spowoduje uaktywnienie wyjścia Q0.1 (H2) z opóźnieniem czasowym równym
A.
B.
C.
D.
Wyjaśnienie poprawnej odpowiedzi:
Na podstawie przedstawionego schematu programu sterownika PLC, można stwierdzić, że opóźnienie czasowe wynosi 2 sekundy. Schemat składa się z dwóch bloków czasowych: T1 (TP - Timer Pulse) i T2 (TON - Timer On-Delay). Blok T1 ma ustawiony czas 3 sekundy (T#3s), a blok T2 ma ustawiony czas 2 sekundy (T#2s). Sygnał z wejścia I0.1 (S3) przechodzi przez oba bloki, ale to blok T2 bezpośrednio wpływa na wyjście Q0.1 (H2). Zatem, gdy pojawi się stan wysoki na wejściu I0.1, wyjście Q0.1 zostanie uaktywnione z opóźnieniem 2 sekund, co jest zgodne z czasem ustawionym w bloku T2.



📡 Brak połączenia internetowego