KWALIFIKACJA ELM6 - WRZESIEŃ 2015

PYTANIE NR 25.
Korzystając z załączonej listy przyporządkowania wejść i wyjść sterownika PLC oraz programu napisanego w języku FBD określ, które z lampek kontrolnych zaświecą się po jednoczesnym naciśnięciu przycisku S1 i S2.
Ilustracja przedstawia schemat logiczny w języku FBD (Function Block Diagram) związany z programowaniem sterowników PLC, co
A.
B.
C.
D.
Wyjaśnienie poprawnej odpowiedzi:
Aby rozwiązać zadanie, należy odczytać z listy przyporządkowania, które wejścia odpowiadają S1 i S2 oraz które wyjścia sterują H1–H3, a następnie prześledzić w programie FBD zależności logiczne od wejść do wyjść.
Dla jednoczesnego naciśnięcia S1 i S2 stan TRUE pojawia się na gałęziach prowadzących do wyjść H1 i H2, dlatego świecą lampki H1 i H2.

Pełne wyjaśnienie:

W zadaniach z PLC kluczowe są dwa kroki: (1) mapowanie sygnałów oraz (2) analiza logiki programu. Najpierw trzeba sprawdzić w załączonej liście przyporządkowania, pod jakimi adresami/oznaczeniami sterownik widzi przyciski S1 i S2 oraz które wyjścia odpowiadają lampkom H1, H2 i H3. Bez tego łatwo popełnić błąd polegający na "zgadywaniu" po samych nazwach.

Następnie należy przeanalizować program w języku FBD, idąc od wejść do wyjść. W praktyce robi się to tak, że dla badanego przypadku ustawiamy stany wejść: jednoczesne naciśnięcie S1 i S2 oznacza, że oba sygnały wejściowe mają wartość TRUE. Potem sprawdzamy, jak te wartości przechodzą przez kolejne bloki (np. AND/OR/NOT, ewentualne podtrzymania, blokady, warunki dodatkowe) aż do cewek/wyjść sterujących lampkami.

Poprawna odpowiedź "Lampki H1 i H2" oznacza, że w przedstawionej logice FBD jednoczesny stan TRUE na S1 i S2 spełnia warunki w dwóch niezależnych torach sterowania, które wysterowują odpowiednie wyjścia dla H1 oraz H2. To typowa sytuacja, gdy program realizuje równoległe warunki sygnalizacji (np. potwierdzenie dwóch warunków naraz) albo gdy jedna z lampek sygnalizuje warunek cząstkowy, a druga warunek wynikowy.

Dlaczego pozostałe odpowiedzi są niepoprawne?

  • "Tylko lampka H2" jest typowym błędem, gdy analizuje się tylko jedną gałąź schematu albo pomija równoległy tor prowadzący do H1.
  • "Tylko lampka H3" sugeruje mylne przypisanie wyjść (H3 zamiast H1/H2) albo przeoczenie negacji/warunku, który w rzeczywistości nie jest spełniony dla S1=TRUE i S2=TRUE.
  • "Lampki H3 i H1" może wynikać z pomylenia numeracji lampek w mapie I/O lub z błędnej interpretacji bloku logicznego w FBD (np. odczytania OR jako AND lub odwrotnie).

Wskazówka egzaminacyjna: zawsze przepisz na kartkę które sygnały są TRUE w danym wariancie (tu: S1=TRUE, S2=TRUE), a potem "prowadź" je po schemacie FBD do wyjść. To ogranicza ryzyko intuicyjnych pomyłek.

Dodatkowe pytania

Dodatkowe pytania (FAQ):
Najpierw ustal stany wejść dla danego przypadku (np. S1=TRUE i S2=TRUE). Potem prześledź sygnał w FBD od wejść przez bloki logiczne do wyjść. Na końcu porównaj, które wyjścia sterują konkretnymi lampkami według listy przyporządkowania I/O.
To zestawienie, które łączy fizyczne sygnały (przyciski, czujniki, lampki) z adresami wejść/wyjść PLC oraz nazwami zmiennych w programie. Bez tej listy łatwo pomylić, które wyjście w programie rzeczywiście steruje lampką H1, H2 lub H3.
W FBD wiele bloków działa na zasadzie logiki binarnej. Gdy oba wejścia są TRUE, spełnione mogą być warunki wymagające "jednoczesności" (np. AND) albo mogą zadziałać równoległe tory sterowania. Dlatego trzeba analizować dokładnie wariant podany w treści zadania.
Najczęściej myli się mapowanie I/O (H1/H2/H3 nie odpowiadają temu, co ktoś "zakłada"), pomija negacje i blokady w logice albo analizuje tylko jeden fragment schematu FBD. Pomaga prowadzenie sygnału od wejść do wyjść i kontrola każdego bloku po drodze.
Tak, to podstawa. Tablice prawdy pozwalają szybko ustalić wyjście bloku dla zadanych stanów wejść (TRUE/FALSE). Na egzaminie często wystarczy konsekwentnie stosować te zasady, aby poprawnie określić, które wyjścia (a więc lampki) będą wysterowane.
Trzeba odwołać się do listy przyporządkowania I/O: znajdź lampkę (np. H1) i zobacz, jaki ma adres wyjściowy lub nazwę zmiennej. Następnie w programie FBD zidentyfikuj, gdzie ta zmienna jest ustawiana. To łączy logikę z elementem wykonawczym.
Gdy w programie są negacje, blokady, warunki dodatkowe lub elementy pamięci (np. podtrzymanie). Wtedy jednoczesne TRUE na S1 i S2 nie zawsze oznacza "więcej wyjść", bo część gałęzi może być warunkowana innymi sygnałami albo wyłączana przez NOT.
Sygnał chwilowy zwykle wynika bezpośrednio ze stanu wejścia lub prostego bloku logicznego. Podtrzymanie pojawia się, gdy użyto elementów pamięci (np. przerzutników) albo logiki z samopodtrzymaniem. Wtedy lampka może świecić nawet po puszczeniu przycisku, zależnie od warunków resetu.
Analogicznie steruje się sygnalizatorami na pulpitach (lampy, brzęczyki), przekaźnikami, elektrozaworami czy stycznikami. Zasada jest ta sama: program PLC wystawia stan na wyjściu, a mapowanie I/O mówi, który element fizyczny jest do tego wyjścia podłączony.
Ćwicz na krótkich schematach: wybieraj kilka przypadków stanów wejść (TRUE/FALSE) i wyznaczaj stany wyjść. Ucz się czytać listy I/O i konsekwentnie śledzić sygnał w FBD. Dobrym nawykiem jest rysowanie pomocniczej tabeli stanów dla wejść i kluczowych bloków.
info

Około 60% zdających odpowiada poprawnie na to pytanie. średnie

Źródła:

  • IEC 61131-3:2013, Programmable controllers – Part 3: Programming languages (FBD i podstawowe zasady języków PLC)

Materiały:

  • Materiały dydaktyczne z podstaw PLC: binarna logika, wejścia/wyjścia, sygnalizacja
  • Ćwiczenia z czytania schematów FBD: prześledzenie sygnału od wejścia do wyjścia
  • Instrukcje/poradniki producentów PLC dotyczące języka FBD (zależnie od platformy używanej w szkole)

Aktualizacja pytania: 31.03.2026



Aktualizacja pytania: 31.03.2026
📡 Brak połączenia internetowego