W językach PLC wg IEC 61131-3 ta sama logika może być zapisana różnie, np. jako IL (lista instrukcji) albo LD (schemat drabinkowy). Kluczowe jest odczytanie znaczenia instrukcji w IL i przełożenie ich na strukturę połączeń styków w LD.
W podanym fragmencie IL najpierw wykonywane jest odwołanie do %I0.0, czyli do "wartości" pierwszego wejścia. Następnie instrukcja OR %I0.1 tworzy sumę logiczną: wynik jest prawdziwy, gdy prawdziwe jest %I0.0 lub %I0.1. Na końcu instrukcja ST %Q0.0 zapisuje wynik obliczeń do wyjścia %Q0.0, czyli steruje cewką wyjściową.
W LD suma logiczna (OR) realizowana jest przez gałęzie równoległe: dwa styki NO w dwóch równoległych torach zasilania, które łączą się przed cewką. Dlatego poprawny jest schemat, w którym:
- styk %I0.0 jest typu NO (brak przekreślenia),
- styk %I0.1 jest typu NO (brak przekreślenia),
- styki są połączone równolegle, a nie szeregowo,
- na końcu znajduje się cewka %Q0.0.
Odpowiedź "C" spełnia te warunki: pokazuje dwie równoległe gałęzie z NO kontaktami %I0.0 i %I0.1, które zasilają cewkę %Q0.0.
Pozostałe schematy są niepoprawne dla tej logiki. Układ szeregowy realizuje koniunkcję (AND), więc nie odpowiada OR. Natomiast zastosowanie styków NC (przekreślonych) wprowadza negację sygnałów wejściowych, co zmienia warunek załączenia wyjścia i nie odpowiada prostemu OR z IL.
Wskazówka egzaminacyjna: zawsze zamień zapis IL na krótkie równanie boolowskie, np. %Q0.0 = %I0.0 OR %I0.1, a dopiero potem dobierz strukturę LD (równolegle dla OR, szeregowo dla AND, przekreślenie dla negacji).
