W pamięciach DRAM (np. DDR3/DDR4/DDR5) "timingi" opisują opóźnienia w cyklu dostępu do komórek pamięci. Najbardziej znanym parametrem jest CL, czyli CAS Latency (Column Address Strobe latency). Określa on liczbę cykli zegara od momentu zainicjowania odczytu z kolumny do chwili, gdy dane mogą zostać odczytane z magistrali pamięci. Z tego powodu w języku praktycznym i w materiałach producentów to właśnie CL bywa nazywane "czasem dostępu" (rozumianym jako opóźnienie odczytu danych).
Pozostałe odpowiedzi odnoszą się do innych opóźnień lub nie są typowym timingiem w standardowym zestawie podstawowych timingów:
Wskazówka egzaminacyjna: jeśli pytanie mówi o "czasie dostępu" w kontekście RAM i podaje skróty timingów, najczęściej chodzi o CAS Latency (CL), bo jest to parametr najczęściej eksponowany w specyfikacjach modułów (np. "DDR4-3200 CL16").
To pytanie poprawnie rozwiązuje 57% zdających egzamin. średnie
Eksperci podkreślają: "CL (CAS Latency) to opóźnienie pomiędzy podaniem adresu kolumny w pamięci DRAM a momentem, gdy dane są dostępne na wyjściu."
Źródła:
Materiały:
Sprawdź odpowiedź