Przy łączeniu wyjścia TTL z wejściem CMOS kluczowe są progi napięciowe, a nie samo to, że oba układy są zasilane z +5 V. W wielu klasycznych rodzinach TTL stan wysoki na wyjściu ma minimalną gwarantowaną wartość, która bywa niższa niż próg rozpoznania "1" przez typowe wejście CMOS zasilane 5 V. To oznacza, że układ CMOS może interpretować sygnał z TTL jako niepewny (mały margines) albo nawet jako "0".
Rozwiązaniem jest zastosowanie rezystora podciągającego do +5 V, który wymusza wyższy poziom napięcia w stanie wysokim (szczególnie gdy wyjście TTL ma charakter "otwarty", tzn. potrafi silnie ściągać do masy, ale nie podaje silnego "1"). W praktyce rezystor pull-up poprawia pewność rozpoznania stanu wysokiego przez CMOS i ogranicza ryzyko błędów logicznych.
Dlaczego pozostałe propozycje nie są właściwe?
- "Zastosować diodę separującą." Dioda wprowadza spadek napięcia i nie rozwiązuje problemu zbyt niskiego stanu wysokiego; może wręcz pogorszyć poziomy lub zniekształcić sygnał.
- "Rozdzielić wejście-wyjście trymerem." Trymer nie jest standardowym elementem do dopasowania poziomów logicznych; regulacja nie daje stabilnej, powtarzalnej zgodności w całym zakresie temperatur i obciążeń.
- "Rozdzielić wejście-wyjście kondensatorem." Kondensator przenosi składową zmienną i blokuje składową stałą, więc nie zapewnia poprawnego, ustalonego poziomu "0/1" na wejściu CMOS.
Warto też pamiętać, że w nowszych rozwiązaniach często spotyka się rodziny CMOS zaprojektowane jako kompatybilne z TTL (co zmienia praktyczne zalecenia). Na egzaminie jednak sprawdzana jest zasada: gdy stan wysoki TTL nie spełnia wymagań wejścia CMOS, stosuje się podciąganie lub bufor pośredni.
