W układach logicznych (również w notacji FBD dla PLC) kluczowe jest rozpoznanie, jaką funkcję realizuje schemat oraz użycie tablicy prawdy.
Dla bramki AND (koniunkcji) obowiązuje zasada: wynik jest równy 1 tylko wtedy, gdy wszystkie wejścia mają 1. Oznacza to, że:
- gdy I1=0 i I2=0, to AND=0 (brak spełnionych warunków),
- gdy I1=0 i I2=1, to AND=0 (nie wszystkie warunki spełnione),
- gdy I1=1 i I2=0, to AND=0 (nie wszystkie warunki spełnione),
- gdy I1=1 i I2=1, to AND=1 (spełnione wszystkie warunki).
W schematach z redundancją może pojawić się kilka bloków realizujących tę samą funkcję na tych samych sygnałach. Jeśli następnie ich wyjścia są zsumowane bramką OR, to dzięki prawu idempotentności algebry Boole'a zachodzi: (A OR A) = A. W praktyce oznacza to, że powielenie identycznej gałęzi nie zmienia logiki działania – nadal liczy się warunek A.
Dlatego, aby na wyjściu Q1 uzyskać stan logiczny 1, trzeba doprowadzić do sytuacji, w której koniunkcja wejść jest równa 1, czyli jednocześnie: I1=1 oraz I2=1.
Typowy błąd na egzaminie to utożsamienie obecności bramki OR z regułą "wystarczy jedno wejście". Zawsze należy prześledzić cały przepływ sygnału: jeśli wcześniej występuje AND, to OR może jedynie łączyć wyniki, ale nie znosi warunku konieczności jednoczesnego spełnienia wejść w danej gałęzi.
