KWALIFIKACJA INF2 - STYCZEŃ 2018 (test 2)

PYTANIE NR 27.
Transmisja interfejsem równoległym synchronicznym cechuje się tym, że
A.
B.
C.
D.
Wyjaśnienie poprawnej odpowiedzi:
Transmisja równoległa oznacza, że wiele bitów jest przesyłanych jednocześnie wieloma liniami danych. Synchroniczna – że chwile próbkowania i przesyłu wyznacza wspólny sygnał zegarowy (CLK), a nie bity startu i stopu. Dlatego poprawny opis łączy "kilka przewodów" z "CLK".

Pełne wyjaśnienie:

W pytaniu kluczowe są dwa człony: równoległym oraz synchronicznym. Poprawna charakterystyka musi jednocześnie spełniać oba warunki.

  • Równoległość oznacza, że w tej samej chwili przesyła się kilka bitów naraz (np. 8 bitów) po kilku liniach danych. W praktyce odpowiada to przesyłaniu informacji "szerokością magistrali", czyli wieloma przewodami jednocześnie.
  • Synchroniczność oznacza, że nadajnik i odbiornik uzgadniają momenty przesyłu/odczytu na podstawie sygnału zegarowego (CLK). Zegar wyznacza "okresy czasu", w których dane są stabilne i mogą być próbkowane.

Odpowiedź "w wyznaczonych okresach czasu określanych sygnałem zegarowym CLK dane przesyłane są jednocześnie kilkoma przewodami." jest poprawna, bo łączy oba elementy: równoczesny przesył wieloma przewodami (cecha interfejsu równoległego) oraz odniesienie do sygnału CLK (cecha transmisji synchronicznej).

Pozostałe odpowiedzi opisują inne tryby transmisji lub mieszają cechy różnych rozwiązań:

  • Opis "dane są przesyłane jednocześnie całą szerokością magistrali, a początek i koniec transmisji jest oznaczony bitem startu i stopu." miesza transmisję równoległą z mechanizmem start/stop, który jest typowy dla asynchronicznej transmisji szeregowej. W rozwiązaniach synchronicznych rolę wyznaczania czasu pełni CLK, a nie bity startu/stopu.
  • Opis "dane są przesyłane bit po bicie w wyznaczonych okresach czasu określanych sygnałem zegarowym CLK." jest spójny z transmisją szeregową synchroniczną (bit po bicie, ale z zegarem), więc nie pasuje do słowa "równoległym".
  • Opis "początek i koniec przesyłanych bit po bicie danych jest oznaczony bitem startu i stopu." to charakterystyka transmisji szeregowej asynchronicznej: brak wspólnego zegara, a ramkowanie realizują bity startu i stopu.

Wskazówka egzaminacyjna: gdy w odpowiedziach pojawia się CLK, to sygnał zegarowy jest zwykle kluczem do rozpoznania transmisji synchronicznej. Z kolei start/stop niemal zawsze kieruje do asynchronicznej transmisji szeregowej.

Dodatkowe pytania

Dodatkowe pytania (FAQ):
Transmisja równoległa to przesyłanie wielu bitów jednocześnie, każdą linią osobnym przewodem (np. 8 linii danych). Dzięki temu w jednym "takcie" można przenieść cały bajt, ale rośnie liczba przewodów i wrażliwość na zakłócenia przy większych odległościach.
Synchroniczna znaczy, że nadajnik i odbiornik korzystają ze wspólnego sygnału zegarowego (CLK) lub uzgodnionego taktowania. Zegar wyznacza momenty, w których dane są wystawiane i próbkowane, więc nie trzeba używać bitów startu i stopu do wyznaczania granic czasu.
CLK ustala "kiedy" odczytać dane. Bez prawidłowego zegara odbiornik może próbować próbkować w złym momencie, co daje błędy transmisji. Dlatego w opisach transmisji synchronicznej szukaj odniesienia do zegara, okresów czasu lub taktowania.
Bity startu i stopu są typowe dla transmisji szeregowej asynchronicznej. Ponieważ nie ma wspólnego CLK, ramka danych jest "oznaczana" dodatkowym bitem startu (początek) i bitem stopu (koniec). To ułatwia synchronizację, ale zwiększa narzut transmisyjny.
Szeregowa wysyła bity kolejno jedną (lub kilkoma) linią, a równoległa przesyła kilka bitów naraz wieloma liniami danych. Szeregowa zwykle wymaga mniej przewodów i lepiej znosi większe odległości, a równoległa może być prostsza na krótkich dystansach.
Jeśli dane idą "bit po bicie", to jest to opis transmisji szeregowej, nawet gdy występuje CLK (wtedy: szeregowa synchroniczna). Równoległa wymaga równoczesnego przesyłania kilku bitów wieloma przewodami, a nie kolejno jednym kanałem.
Najczęściej pojawiają się słowa: "bit startu", "bit stopu", "brak zegara", "ramkowanie start/stop". To wskazuje na asynchroniczną transmisję szeregową. W synchronicznej zamiast tego szukaj "CLK", "taktowania", "okresów zegara".
Częsty błąd to łączenie w jednej odpowiedzi cech z różnych trybów, np. równoległość + bity start/stop. Drugi błąd to skupienie się na samym "CLK" i pominięcie słowa "równoległy" w pytaniu. Zawsze sprawdzaj oba warunki naraz.
Interfejsy synchroniczne spotyka się tam, gdzie urządzenia mogą współdzielić taktowanie i liczy się kontrola czasu przesyłu, np. w komunikacji między układami na płytce. W dokumentacji zwykle widać osobną linię zegara (CLK/SCK) obok linii danych.
Najpierw wypisz w głowie: "równoległa = wiele linii danych naraz", "synchroniczna = CLK". Potem odrzuć odpowiedzi z "start/stop" (asynchroniczna) oraz te z "bit po bicie" (szeregowa). Na końcu wybierz opcję, która spełnia oba warunki jednocześnie.
info

Około 42% zdających odpowiada poprawnie na to pytanie. trudne

Według specjalistów z branży: "Transmisja równoległa oznacza, że wiele bitów jest przesyłanych jednocześnie wieloma liniami danych."

Źródła:

  • Wikipedia: Parallel communication — https://en.wikipedia.org/wiki/Parallel_communication (dostęp: 2026-02-28)
  • Wikipedia: Synchronous serial communication — https://en.wikipedia.org/wiki/Synchronous_serial_communication (dostęp: 2026-02-28)
  • Wikipedia: Asynchronous serial communication — https://en.wikipedia.org/wiki/Asynchronous_serial_communication (dostęp: 2026-02-28)

Materiały:

  • Podręczniki/rozdziały o transmisji danych: równoległa vs szeregowa, synchroniczna vs asynchroniczna
  • Dokumentacje interfejsów i magistral opisujące linie zegara (CLK) oraz linie danych
  • Materiały dydaktyczne z podstaw systemów komputerowych i architektury komputerów

Aktualizacja pytania: 31.03.2026



Aktualizacja pytania: 31.03.2026
📡 Brak połączenia internetowego