W programie LAD z ilustracji są trzy szczeble, które tworzą sekwencję zależności:
- Szczebel 1: styk I0.1 steruje cewką Q0.3.
- Szczebel 2: styk Q0.3 uruchamia timer TON T37 (opóźnione załączenie) z parametrem PT=20 i podstawą czasu 100 ms.
- Szczebel 3: styk T37 oraz styk Q0.3 są połączone szeregowo i dopiero razem sterują wyjściem Q0.2.
Wymaganie brzmi: po 2 s od przejścia PLC w RUN ma pojawić się stan wysoki na Q0.2. Po starcie sterownika (bez dodatkowych informacji o wymuszeniach) wejścia cyfrowe często pozostają w stanie 0, więc styk NO I0.1 nie przewodzi. To blokuje szczebel 1, a więc Q0.3 pozostaje 0, timer TON nie startuje i w szczeblu 3 nie ma spełnionych warunków dla Q0.2.
Dlatego właściwa zmiana to zamiana I0.1 z NO na NC. Wtedy przy stanie 0 na I0.1 styk NC przewodzi, Q0.3 przechodzi w 1, co uruchamia TON. TON działa tak, że po pojawieniu się "1" na wejściu IN odmierza czas i dopiero po upływie PT wystawia "1" na swoim wyjściu (styk timera w LAD). Ponieważ PT=20 przy podstawie 100 ms, opóźnienie wynosi 20×100 ms = 2000 ms, czyli 2 s.
Dlaczego pozostałe odpowiedzi są niepoprawne?
- Zmiana TON na TOF: TOF opóźnia wyłączenie, a nie załączenie. Przy starcie w RUN nadal nie uzyskasz wymaganego "po 2 s włączy się Q0.2" w tej logice.
- Zmiana styku T37 z NO na NC: styk NC timera byłby prawdziwy przed odmierzeniem czasu, co zaburza ideę opóźnionego załączenia (Q0.2 mogłoby włączać się natychmiast lub działać odwrotnie niż wymagane).
- Zmiana cewki Q0.3 na SET: zmienia to sposób podtrzymania Q0.3, ale nie rozwiązuje podstawowego problemu: startu sekwencji bez sygnału na I0.1 oraz poprawnego warunku czasowego dla Q0.2.
Wskazówka egzaminacyjna: zawsze prześledź łańcuch przyczynowy od pierwszego warunku (wejście) przez bit pośredni (Q0.3), timer i dopiero na końcu wyjście docelowe. W LAD warunki szeregowe oznaczają logiczne AND – każdy z nich musi być spełniony.
