W sterownikach PLC wejścia (np. I0.0, I0.1) są odczytywane na początku cyklu skanowania, a następnie program jest wykonywany sieć po sieci (lub instrukcja po instrukcji, zależnie od języka). W trakcie wykonania programu mogą być zapisywane bity pamięci M (markery), np. M0.0 i M0.1. To właśnie te zapisy stanowią "wynik" działania logiki na zadanych stanach wejść.
Aby poprawnie rozwiązać takie zadanie, trzeba wykonać konsekwentną analizę:
- Krok 1: przyjąć stany wejść z treści: I0.0 = 1 oraz I0.1 = 0.
- Krok 2: odczytać z programu (z ilustracji) wszystkie miejsca, gdzie wykorzystywane są I0.0 i I0.1 oraz gdzie zapisywane są M0.0 i M0.1 (cewki, przypisania, bloki SET/RESET itp.).
- Krok 3: policzyć warunki logiczne w każdej gałęzi (AND/OR/NOT) i ustalić, czy dana operacja zapisuje do M wartość 1 czy 0.
- Krok 4: sprawdzić kolejność zapisu. Jeśli w programie w tym samym cyklu jest więcej niż jeden zapis do tego samego bitu M, decyduje zapis wykonany później (nadpisanie).
Dlaczego pozostałe odpowiedzi bywają wybierane błędnie? Często wynika to z mechanizmów typowych dla analizy PLC: przyjmowania, że marker jest "kopią" wejścia, nieuwzględniania negacji styku (NC), albo pomijania faktu, że instrukcje SET/RESET i cewki w różnych sieciach mogą zmieniać ten sam bit w ramach jednego skanu.
W praktyce egzaminacyjnej najpewniejszą metodą jest sporządzenie krótkiej tabeli: "warunek w sieci → wynik logiczny → zapis do M". Dopiero po takim przejściu programu można jednoznacznie wskazać, jaka para wartości zostanie zapisana w M0.0 i M0.1 dla podanych stanów wejściowych.
