W zadaniach z PLC w języku FBD (Function Block Diagram) analizuje się przepływ sygnałów przez połączone bloki logiczne. Każdy blok AND/OR/NOT realizuje klasyczne działania z algebry Boole’a.
Krok 1: podstawienie wejść
Podano: I0.0 = 1, I0.1 = 0, I0.2 = 1. Trzeba też pamiętać o negacji na wejściach oznaczonych kółkiem: NOT(1)=0, NOT(0)=1.
Krok 2: wyznaczenie Q0.0 (Network 1)
Network 1 ma trzy gałęzie AND zsumowane w OR. Po podstawieniu wartości oraz wykonaniu negacji na odpowiednich wejściach każda z gałęzi AND ma co najmniej jedno wejście równe 0, więc wszystkie trzy wyniki AND są 0. Skoro OR sumuje wyniki gałęzi, a wszystkie wynoszą 0, to wyjście Q0.0 = 0.
Krok 3: wyznaczenie Q0.1 (Network 2)
W Network 2 również są trzy gałęzie AND połączone do OR, ale układ negacji jest inny niż w Network 1. Po podstawieniu I0.0=1, I0.1=0, I0.2=1 jedna z gałęzi AND spełnia warunek "wszystkie wejścia po uwzględnieniu negacji są 1", więc jej wynik to 1. OR zwraca 1, gdy przynajmniej jedna gałąź ma 1, dlatego Q0.1 = 1.
Krok 4: wyznaczenie Q0.2 (Network 3)
Network 3 to pojedynczy AND z trzema wejściami bez negacji. AND daje 1 tylko wtedy, gdy wszystkie wejścia są 1. Ponieważ I0.1 = 0, wynik AND wynosi 0, więc Q0.2 = 0.
Dlaczego pozostałe odpowiedzi są błędne?
- Warianty z Q0.2 = 1 ignorują fakt, że w Network 3 jest czysty AND, a jedno z wejść (I0.1) ma 0, więc wyjście nie może być 1.
- Warianty z Q0.0 = 1 wynikają zwykle z pominięcia negacji na wejściach w Network 1 albo z błędnego założenia, że skoro "gdzieś jest OR", to często będzie 1. OR da 1 tylko wtedy, gdy co najmniej jedna gałąź AND da 1.
- Warianty z Q0.1 = 0 zwykle biorą się z przeoczenia, że w Network 2 istnieje kombinacja wejść (po negacjach), która spełnia warunek AND w jednej z gałęzi, co wymusza 1 na wyjściu OR.
Wskazówka egzaminacyjna: licz zawsze "od wejść do wyjścia": najpierw odwróć sygnały z kółkiem, potem policz każde AND osobno, na końcu OR. To minimalizuje pomyłki.
