KWALIFIKACJA ELM6 - CZERWIEC 2023

PYTANIE NR 37.
Który z wymienionych opisów stanów wejść %I0.1, %I0.2 i %I0.3 oraz stanu wyjścia %Q0.1 jest prawidłowy dla programu przedstawionego na rysunku?
Ilustracja przedstawia schemat logiczny, który może być częścią egzaminu zawodowego dla technika mechatronika w kwalifikacji
A.
B.
C.
D.
Wyjaśnienie poprawnej odpowiedzi:
Wyjście %Q0.1 jest zawsze równe 0, ponieważ górna bramka OR ma na jednym wejściu stałą "1", więc jej wyjście zawsze wynosi 1 (1 OR x = 1). Na końcu jest bramka OR z negacją na wyjściu (NOR), więc daje NOT(1 OR cokolwiek) = NOT(1) = 0 niezależnie od wejść.

Pełne wyjaśnienie:

W schemacie FBD należy przeanalizować bloki logiczne krok po kroku i zwrócić uwagę na symbole negacji.

1) Górna bramka OR ma trzy wejścia, z czego jedno jest podłączone do stałej logicznej "1". Dla sumy logicznej obowiązuje tożsamość: 1 OR x = 1. Oznacza to, że wyjście tej bramki jest zawsze równe 1, niezależnie od stanów %I0.1 i %I0.2.

2) Dolna bramka AND ma na wejściach stałą "1", %I0.1 oraz %I0.3. Ponieważ 1 AND x = x, wynik tej bramki zależy już tylko od %I0.1 oraz %I0.3: będzie równy 1 wyłącznie wtedy, gdy oba te wejścia są w stanie 1.

3) Ostatni blok to OR z negacją na wyjściu (kółko na wyjściu oznacza NOT), czyli funkcjonalnie bramka NOR. Na jej wejścia trafiają: (a) stałe 1 z wyjścia górnej OR oraz (b) sygnał z dolnej AND. Wejściowe OR daje więc zawsze 1, bo już jeden z sygnałów wejściowych jest stale równy 1. Po negacji otrzymujemy: NOT(1) = 0.

Dlatego odpowiedź "Wyjście %Q0.1=0 bez względu na stan wejść %I0.1, %I0.2 i %I0.3" jest poprawna.

Pozostałe opisy są błędne, bo zakładają możliwość uzyskania na %Q0.1 stanu 1 lub uzależniają stan wyjścia od konkretnych kombinacji wejść. To nie może zajść, gdy na wejściu końcowej bramki (przed negacją) zawsze występuje logiczne 1. Najczęstsza przyczyna pomyłki to odczytanie ostatniego bloku jako zwykłej OR i przeoczenie kółka negacji.

Dodatkowe pytania

Dodatkowe pytania (FAQ):
Kółko na wyjściu oznacza negację sygnału, czyli operację NOT. Gdy widzisz bramkę OR z kółkiem na wyjściu, to funkcjonalnie jest to bramka NOR: wynik OR jest odwracany. To detal, który całkowicie zmienia wniosek o stanie wyjścia.
Najczęściej jest narysowana jako bramka OR, ale na jej wyjściu dodane jest małe kółko. To kółko informuje o negacji, więc cały blok realizuje funkcję NOT(OR). W zadaniach egzaminacyjnych to typowa pułapka: napis "OR" nie wystarcza do identyfikacji.
W algebrze Boole’a OR oznacza "co najmniej jedno wejście = 1". Jeśli jedno wejście jest stałą 1, warunek jest spełniony niezależnie od pozostałych wejść. Tożsamość 1 OR x = 1 upraszcza analizę i pozwala szybko stwierdzić, że wyjście bramki OR jest stałe.
Dla AND obowiązuje tożsamość 1 AND x = x. Stała 1 nie "wymusza" wyniku, tylko przepuszcza zależność od pozostałych wejść. W praktyce oznacza to, że taka bramka AND zachowuje się jak AND z mniejszą liczbą istotnych sygnałów (np. zależy już tylko od dwóch pozostałych wejść).
Tak. Najpierw wyznaczasz funkcje pośrednie dla każdego bloku (OR, AND), a potem podstawiasz je do funkcji końcowej (tu: NOR). Następnie rozpisujesz wszystkie kombinacje wejść i liczysz wynik. W tym zadaniu tabela prawdy byłaby stała: wyjście zawsze 0, więc pełna tabela nie jest konieczna.
Najczęściej uczniowie: (1) przeoczają negację (kółko) i mylą NOR z OR, (2) upraszczają tylko część układu i przestają analizować dalej, (3) mylą negację na wejściu z negacją na wyjściu. Na egzaminie zawsze sprawdzaj symbole graficzne, nie tylko opisy bloków.
%I oznacza obszar wejść sterownika (sygnały z czujników, przycisków), a %Q oznacza obszar wyjść (sterowanie przekaźnikiem, lampką, zaworem). Liczby po kropce zwykle odnoszą się do konkretnego bitu. W analizie logiki traktujesz je jak zmienne binarne 0/1.
Stały stan 0 na wyjściu może pełnić rolę blokady lub stanu bezpiecznego (fail-safe), np. uniemożliwiając uruchomienie niebezpiecznej operacji niezależnie od sygnałów wejściowych. Taka logika bywa używana, gdy wymagane jest "domyślnie wyłączone" sterowanie.
Dla NOR wyjście jest równe 1 tylko wtedy, gdy wszystkie wejścia OR są równe 0 (bo negujesz wynik OR). Jeśli potrafisz wykazać, że chociaż jedno wejście OR jest zawsze 1, to natychmiast wiesz, że OR=1 zawsze, a po negacji wyjście NOR zawsze będzie 0.
Ćwicz trzy kroki: (1) rozpoznaj bloki (OR/AND/NOT/NOR) po symbolach, (2) upraszczaj używając tożsamości 1 OR x i 1 AND x, (3) na końcu sprawdź, czy nie ma negacji na wyjściu. Dobre są krótkie zestawy zadań z tabelą prawdy.
info

Statystycznie 35% uczniów zna prawidłową odpowiedź. bardzo trudne

Według specjalistów z branży: "Wyjście %Q0.1 jest zawsze równe 0, ponieważ górna bramka OR ma na jednym wejściu stałą "1", więc jej wyjście zawsze wynosi 1 (1 OR x = 1)."

Źródła:

  • IEC 61131-3:2013, Programmable controllers — Part 3: Programming languages (rozdziały dot. języków PLC i FBD)
  • Wikipedia (EN): Logic gate — sekcje "OR gate" oraz "NOR gate", https://en.wikipedia.org/wiki/Logic_gate - accessed 2026-02-28
  • Wikipedia (EN): NOR gate — definicja i własności (m.in. NOT(A OR B)), https://en.wikipedia.org/wiki/NOR_gate - accessed 2026-02-28

Materiały:

  • Dokumentacja i przykłady języków PLC zgodnych z IEC 61131-3 (część o FBD)
  • Podręcznik/rozdział o bramkach logicznych i algebrze Boole’a
  • Ćwiczenia z tabel prawdy dla OR/AND/NOT/NOR

Aktualizacja pytania: 31.03.2026



Aktualizacja pytania: 31.03.2026
📡 Brak połączenia internetowego