W diagramach PLC (IEC 61131-3) trzeba uważnie odczytywać symbole negacji. Małe kółko przy wejściu bloku w FBD oznacza, że sygnał jest odwracany (NOT) jeszcze przed wykonaniem działania bloku, a kółko przy wyjściu oznacza odwrócenie wyniku bloku.
W przedstawionym FBD do bloku AND wchodzą: I1 bez negacji oraz I2 z negacją, czyli w AND występuje (I1 AND NOT I2). Następnie wynik AND jest zanegowany przed wejściem do OR, więc do OR trafia NOT(I1 AND NOT I2). Drugim wejściem OR jest I3, zatem cała funkcja wyjścia to:
Q1 = NOT(I1 AND NOT I2) OR I3
Aby łatwo przejść na LD, warto uprościć wyrażenie prawem De Morgana:
- NOT(I1 AND NOT I2) = (NOT I1) OR (NOT(NOT I2))
- NOT(NOT I2) = I2
Ostatecznie:
Q1 = (NOT I1) OR I2 OR I3
W LD operator OR realizuje się jako gałęzie równoległe, a negacja sygnału wejściowego jako styk NC. To oznacza trzy równoległe warunki załączenia cewki Q1: (1) I1 w postaci NC, (2) I2 jako NO, (3) I3 jako NO. Dokładnie taki układ prezentuje odpowiedź "Schemat B".
Pozostałe schematy są niepoprawne, bo realizują inne równania: "Schemat A" łączy I3 w szeregu jako NC, co zmienia warunek OR na bardziej złożony i wymusza spełnienie dodatkowego warunku zależnego od zanegowanego I3. "Schemat C" i "Schemat D" mają gałąź z I1 i zanegowanym I2 w szeregu oraz równoległą gałąź z zanegowanym I3, co odpowiada logice typu (I1 AND NOT I2) OR (NOT I3), a to nie jest równoważne NOT I1 OR I2 OR I3.
Wskazówka egzaminacyjna: przed wyborem drabinki zawsze zamień FBD na równanie Boole'a (uwzględniając kółka), a dopiero potem mapuj AND/OR/NOT na szereg/równoległe/NC.
