Kwalifikacje w Zawodzie - Testy zawodowe online | Egzaminy Zawodowe

KWALIFIKACJA ELM6 - CZERWIEC 2016 (test 2)



PYTANIE NR 10.
Na rysunku przedstawiony został diagram czasowy obrazujący pracę licznika. Warunkiem wyzerowania licznika jest podanie
Ilustracja przedstawia diagram czasowy związany z pracą licznika, co jest istotne w kontekście kwalifikacji zawodowej
A.
B.
C.
D.
Wyjaśnienie poprawnej odpowiedzi:
Na diagramie czasowym wyjście Q1 spada gwałtownie z wartości 2 do 0 dokładnie w chwili, gdy sygnał I3 przechodzi ze stanu 0 na 1 (zbocze narastające). Oznacza to, że wejście I3 pełni funkcję resetu aktywnego stanem wysokim, a warunkiem wyzerowania jest podanie logicznej 1 na I3.

Pełne wyjaśnienie:

Diagram czasowy pokazuje zależność między sygnałami wejściowymi (I1, I2, I3) a wyjściem licznika Q1 w funkcji czasu. W licznikach cyfrowych typowo wyróżnia się:

  • wejście zegarowe (impulsy powodujące zliczanie przy określonym zboczu),
  • wejście resetu/kasowania (ustawia licznik na 0),
  • ewentualne wejścia trybu/kierunku (zmieniają sposób zliczania).

W tym zadaniu kluczowe jest ustalenie, co powoduje wyzerowanie. Na wykresie widać, że Q1 rośnie schodkowo (0→1→2→3…), co jest typową reakcją licznika na impulsy zegarowe (tu naturalnym kandydatem jest I1). Następnie pojawia się moment krytyczny: Q1 spada z 2 do 0.

Ten spadek nie jest skorelowany z kolejnym impulsem I1 ani z przełączeniem I2, tylko występuje dokładnie w chwili narastającego zbocza I3, czyli gdy I3 zmienia się z 0 na 1. Dodatkowo Q1 pozostaje na 0 podczas utrzymywania się wysokiego poziomu I3, co jest charakterystyczne dla resetu aktywnego stanem wysokim.

Dlatego poprawna jest odpowiedź "logicznej 1 na wejście I3".

Pozostałe opcje są niepoprawne, bo:

  • "logicznej 1 na wejście I1" opisuje pobudzenie zegara, które odpowiada za zliczanie, a nie za nagłe kasowanie do zera.
  • "logicznego 0 na wejście I2" nie pasuje do momentu resetu: zmiana Q1 do 0 nie pokrywa się z przejściem I2 do 0.
  • "logicznego 0 na wejście I3" oznaczałoby reset aktywny stanem niskim; na wykresie reset następuje przy przejściu I3 do 1, więc ta interpretacja jest sprzeczna z obserwacją.

W praktyce (mechatronika) taka analiza pozwala szybko zdiagnozować, który sygnał w układzie sterowania pełni rolę kasowania licznika impulsów, np. z czujnika lub enkodera.

Dodatkowe pytania

Dodatkowe pytania (FAQ):
Co to jest diagram czasowy w układach cyfrowych?
Diagram czasowy to wykres pokazujący, jak zmieniają się sygnały logiczne (0/1) w czasie. Ułatwia powiązanie zdarzeń, np. zbocza zegara lub resetu, z reakcją układu na wyjściu. W mechatronice używa się go do analizy pracy liczników, przerzutników i sterowników.
Jak rozpoznać reset licznika na diagramie czasowym?
Reset poznasz po nagłej zmianie wyjścia licznika na wartość 0 (często skok schodka do zera), niezależnie od normalnego zliczania. Następnie sprawdza się, z którym wejściem ta zmiana jest czasowo zbieżna oraz czy zachodzi przy zboczu (0→1/1→0) czy podczas trwania stanu.
Dlaczego w tym zadaniu reset jest aktywny stanem wysokim?
Bo wyzerowanie Q1 występuje w chwili, gdy sygnał I3 przechodzi z 0 na 1 (zbocze narastające). Gdyby reset był aktywny stanem niskim, spadek do 0 następowałby przy I3=0 lub przy zboczu 1→0. Diagram wskazuje jednoznacznie aktywność przy "1".
Jakie znaczenie ma zbocze narastające sygnału na wejściu?
Zbocze narastające (0→1) jest zdarzeniem, które wiele układów cyfrowych traktuje jako moment próbkowania lub wykonania akcji (np. zliczenia). Na diagramach często właśnie do zbocza odnosi się zmiana stanu wyjścia, dlatego trzeba patrzeć na chwilę przejścia, a nie tylko na poziom sygnału.
Czy wejście zegarowe zawsze jest tym z impulsami prostokątnymi?
Najczęściej tak, bo zegar to regularne impulsy, ale nie jest to reguła absolutna. W zadaniach egzaminacyjnych potwierdza się to po zachowaniu wyjścia: jeśli Q1 zmienia się schodkowo przy kolejnych impulsach danego wejścia, to to wejście pełni rolę zegara. Reset zwykle powoduje natychmiastowe przejście do 0.
Co oznacza, że reset jest asynchroniczny lub synchroniczny?
Reset asynchroniczny zeruje licznik natychmiast po uaktywnieniu resetu, niezależnie od zegara. Reset synchroniczny działa dopiero przy określonym zboczu zegara. Na diagramie można to rozpoznać po tym, czy Q1 zeruje się dokładnie w chwili aktywacji resetu, czy dopiero na najbliższym zboczu sygnału zegarowego.
Jakie błędy najczęściej robi się przy czytaniu diagramów czasowych?
Najczęstsze pomyłki to: mylenie aktywnego poziomu resetu (1 vs 0), skupianie się na tym, że sygnał "jest wysoki" zamiast na momencie przejścia, oraz przypisywanie wszystkich zmian wyjścia wejściu zegarowemu. Pomaga rysowanie pionowych linii w momencie zdarzeń i porównywanie ich z Q1.
Jak liczniki są używane w urządzeniach mechatronicznych?
Liczniki zliczają impulsy z czujników i enkoderów, np. liczbę obrotów wału, przesunięcie liniowe lub liczbę cykli pracy. Reset pozwala rozpocząć pomiar od zera (np. po bazowaniu osi, po wymianie detalu, po błędzie). Umiejętność rozpoznania resetu ułatwia uruchamianie i diagnostykę.
Jak sprawdzić na wykresie, które wejście wywołało zmianę Q1?
Najpierw wybierz interesującą zmianę Q1 (np. spadek do 0), a potem sprawdź, który sygnał wejściowy zmienia się dokładnie w tej samej chwili (ten sam punkt na osi czasu). Jeśli zbieżne jest zbocze 0→1 na I3, to I3 jest przyczyną zdarzenia (tu: reset).
Jak przygotować się do zadań o licznikach na egzaminie ELM.3?
Ćwicz analizę kilku typów przebiegów: zliczanie w górę/w dół, zmiana trybu, reset aktywny 0 i aktywny 1. Ucz się rozpoznawać: zegar (regularne impulsy), reset (nagłe przejście do 0) i sygnały sterujące (zmiana sposobu zliczania). Na egzaminie patrz na moment zbocza, nie na opis.
info

To pytanie poprawnie rozwiązuje 40% zdających egzamin. trudne

Eksperci podkreślają: "Na diagramie czasowym wyjście Q1 spada gwałtownie z wartości 2 do 0 dokładnie w chwili, gdy sygnał I3 przechodzi ze stanu 0 na 1 (zbocze narastające)."

Źródła:

  • Texas Instruments, "SN74HC161 High-Speed CMOS Logic Synchronous 4-Bit Binary Counters", sekcja "Function Table"/"Clear", https://www.ti.com/lit/ds/symlink/sn74hc161.pdf - accessed 2026-02-28
  • Texas Instruments, "SN74HC163 High-Speed CMOS Logic Synchronous 4-Bit Binary Counters", sekcja "Function Table"/"Clear", https://www.ti.com/lit/ds/symlink/sn74hc163.pdf - accessed 2026-02-28
  • M. Morris Mano, Charles R. Kime, "Logic and Computer Design Fundamentals", Pearson, 4th edition, rozdziały o układach sekwencyjnych i licznikach (counters) oraz wejściach kasowania (clear/reset)

Materiały:

  • podręczniki do techniki cyfrowej (liczniki, przerzutniki, wejścia asynchroniczne)
  • ćwiczenia z analizy diagramów czasowych (zbocza, warunki zadziałania)
  • noty katalogowe liczników binarnych z tabelami funkcji (CLK, CLR/RST)
Zobacz też:

Aktualizacja pytania: 31.03.2026



Aktualizacja pytania: 31.03.2026
📡 Brak połączenia internetowego