Adresy %I0.0 i %I0.1 oznaczają wejścia cyfrowe, a %Q0.0 wyjście cyfrowe sterownika PLC. Pytanie wymaga odczytania z rysunku, jak zbudowana jest zależność logiczna między wejściami oraz jaki typ funkcji czasowej zastosowano (czy wyjście pojawia się po upływie czasu, czy jest podawane przez zadany czas).
Poprawna interpretacja polega na zauważeniu dwóch elementów:
- Wyzwalanie czasowe: chwilowe naciśnięcie %I0.0 nie ustawia od razu %Q0.0, tylko rozpoczyna odmierzanie 3 s. To odpowiada zachowaniu opóźnienia załączenia (logika "po 3 s").
- Warunek zezwolenia/blokady: stan %I0.1 musi być równy 0, aby po odmierzeniu czasu możliwe było ustawienie %Q0.0 w stan 1. Jeśli %I0.1 byłby równy 1, wyjście nie powinno zostać załączone (typowy interlock).
Dlatego odpowiedź "po 3 s od chwilowego naciśnięcia %I0.0, jeżeli %I0.1=0" jest zgodna z układem: wskazuje właściwe wejście wyzwalające oraz właściwy moment przejścia wyjścia w stan 1 (po czasie).
Pozostałe odpowiedzi reprezentują typowe błędy interpretacji schematów PLC:
- Wariant z "po 3 s od chwilowego naciśnięcia %I0.1" miesza sygnał wyzwalający: to %I0.0 inicjuje działanie czasowe, a %I0.1 pełni rolę warunku.
- Warianty z "przez 3 s" opisują zachowanie impulsowe (monostabilne), gdzie wyjście utrzymuje stan 1 tylko przez zadany czas. To inny typ funkcji niż opóźnione załączenie.
- Wariant "przez 3 s … jeżeli %I0.1=0" dodatkowo myli zarówno charakter czasowy, jak i moment pojawienia się stanu 1 na wyjściu.
Na egzaminie warto zrobić szybki "test mentalny": odpowiedzieć sobie, czy czas w schemacie oznacza zwłokę (reakcja po czasie) czy impuls (reakcja przez czas), a następnie sprawdzić, które wejście jest wyzwalaniem, a które tylko warunkiem zezwolenia.
