KWALIFIKACJA ELM6 - STYCZEŃ 2019

PYTANIE NR 38.
Które z wymienionych zdarzeń może wydarzyć się w układzie ze sterownikiem PLC, jeżeli wykonuje on przedstawiony program?

Ilustracja przedstawia schemat blokowy programu dla sterownika PLC, używanego w kontekście kwalifikacji zawodowej technika
A.
B.
C.
D.
Wyjaśnienie poprawnej odpowiedzi:
Wyjścia opisuje logika:
Y1 = Q AND B2, a Y2 = (NOT Q) OR B2.
Dla Q=1 i B2=1 mamy: Y1=1 AND 1=1 oraz Y2=0 OR 1=1, więc oba wyjścia mogą być aktywne jednocześnie. OR z wejściem B2 nie wyklucza równoczesności działania z AND.

Pełne wyjaśnienie:

W języku FBD działanie wyjść można opisać równaniami logicznymi wynikającymi bezpośrednio z połączeń bramek. W analizowanym układzie sygnał Q (wyjście licznika CTU) trafia do bramki AND oraz do bramki OR, przy czym na wejściu OR jest negacja (czyli używany jest sygnał NOT Q). Sygnał B2 jest drugim wejściem zarówno AND, jak i OR.

Z tego wynika:

  • Y1 = Q AND B2 – wyjście Y1 jest równe 1 tylko wtedy, gdy jednocześnie Q=1 oraz B2=1.
  • Y2 = (NOT Q) OR B2 – wyjście Y2 jest równe 1, gdy spełniony jest przynajmniej jeden z warunków: NOT Q=1 (czyli Q=0) albo B2=1.

Aby sprawdzić możliwość równoczesnego zadziałania Y1 i Y2, wystarczy przeanalizować kluczowe kombinacje Q i B2 (tablica prawdy):

  • Q=0, B2=0: Y1=0 AND 0=0; Y2=1 OR 0=1.
  • Q=0, B2=1: Y1=0 AND 1=0; Y2=1 OR 1=1.
  • Q=1, B2=0: Y1=1 AND 0=0; Y2=0 OR 0=0.
  • Q=1, B2=1: Y1=1 AND 1=1; Y2=0 OR 1=1.

W ostatnim przypadku oba wyjścia mają stan 1, więc Y1 i Y2 mogą zadziałać jednocześnie. To jest typowa pułapka: obecność negacji na jednym wejściu bramki OR nie oznacza, że wyjścia będą się "zawsze wykluczać". Jeśli drugie wejście OR (tu: B2) przyjmie stan 1, to wyjście OR będzie 1 niezależnie od stanu NOT Q.

Dlaczego pozostałe odpowiedzi są błędne?

  • "Kiedy działa Y2, to nie działa Y1" – fałsz, bo dla Q=1 i B2=1 oba działają.
  • "Kiedy działa Y1, to nie działa Y2" – fałsz, bo działanie Y1 wymaga Q=1 i B2=1, a wtedy Y2 też jest 1 (bo B2=1).
  • "Nie mogą zadziałać jednocześnie" – fałsz, bo wykazano konkretny stan wejść, w którym działają równocześnie.

Wskazówka egzaminacyjna: przy pytaniach o współwystępowanie stanów wyjść zawsze szukaj "wspólnego" warunku, który może wymusić 1 w kilku miejscach naraz (tu: B2=1 wpływa na AND i OR).

Dodatkowe pytania

Dodatkowe pytania (FAQ):
FBD (Function Block Diagram) to graficzny język programowania PLC, w którym logikę buduje się z bloków (np. licznik, bramki AND/OR/NOT) połączonych liniami sygnałowymi. Ułatwia analizę zależności, bo przypomina schemat logiczny.
Bramka AND daje na wyjściu stan 1 tylko wtedy, gdy wszystkie jej wejścia mają stan 1. Jeśli choć jedno wejście ma 0, wyjście AND będzie 0. To typowy warunek "spełnij wszystko naraz".
Bramka OR daje 1, gdy co najmniej jedno wejście ma 1. Jeśli na jednym wejściu jest negacja (małe kółko), to do OR trafia sygnał odwrócony (NOT). Drugie wejście bez negacji nadal może samo "wymusić" stan 1 na wyjściu.
Małe kółko oznacza negację sygnału (operator NOT). W praktyce: gdy na wejściu jest 1, po negacji staje się 0, a gdy na wejściu jest 0, po negacji staje się 1. To ważne przy analizie OR/AND.
Bo Y1 zależy od AND: Y1 = Q AND B2, a Y2 od OR: Y2 = (NOT Q) OR B2. Gdy Q=1 i B2=1, to Y1=1. Jednocześnie B2=1 powoduje, że OR też daje 1, więc Y2 również jest aktywne.
Wypisz wszystkie kombinacje wejść: (0,0), (0,1), (1,0), (1,1). Dla każdej policz osobno wyjścia z równań (np. AND i OR z NOT). To najszybszy sposób wykrycia, czy istnieje stan, w którym oba wyjścia są jednocześnie równe 1.
Nie. OR nie wprowadza wykluczania – to nie jest XOR. OR oznacza "wystarczy jeden warunek". Jeśli drugi warunek też jest spełniony, OR nadal daje 1. Wykluczanie wymagałoby innej logiki (np. XOR lub dodatkowych blokad).
Najczęściej: pomijanie negacji (niezauważenie kółka), utożsamianie OR z wykluczaniem, oraz brak sprawdzenia przypadku granicznego (np. gdy oba wejścia są 1). Pomaga metoda: najpierw zapis równań, potem tablica prawdy.
Q licznika CTU to zwykle sygnał informujący, że licznik osiągnął zadaną wartość (próg). W praktyce może oznaczać "osiągnięto wymaganą liczbę impulsów/zdarzeń". Dalej ten sygnał może być użyty jako warunek w bramkach do sterowania wyjściami.
Szukaj kombinacji wejść, która ustawia oba wyjścia na 1. Zwykle jest to wspólny sygnał występujący w kilku gałęziach (np. B2 podany na AND i OR). Najpewniej: zapisz zależności jako równania logiczne i sprawdź je tablicą prawdy.
info

Statystycznie 43% uczniów zna prawidłową odpowiedź. trudne

Eksperci podkreślają: "Wyjścia opisuje logika:Y1 = Q AND B2, a Y2 = (NOT Q) OR B2.Dla Q=1 i B2=1 mamy: Y1=1 AND 1=1 oraz Y2=0 OR 1=1, więc oba wyjścia mogą być aktywne jednocześnie."

Źródła:

  • IEC 61131-3:2013, Programmable controllers — Part 3: Programming languages (FBD i podstawowe operatory logiczne)

Materiały:

  • Materiały dydaktyczne z logiki cyfrowej (tablice prawdy, bramki logiczne)
  • Dokumentacja/ćwiczenia z języka FBD dla PLC (blokowe schematy funkcjonalne)
  • Zadania praktyczne: wyznaczanie stanów wyjść na podstawie równań logicznych

Aktualizacja pytania: 31.03.2026



Aktualizacja pytania: 31.03.2026
📡 Brak połączenia internetowego